19. Japan Patent Office (JP)

12. Laid-open Patent Application Gazette (A)

- 11. Laid-open Patent Application No. Sho 61-137335
- 43. Disclosure Date: June 25, 1986
- 51. Int. Cl. 4 ID Code Agency Control No. H 01 L 21/60 6732-5F

Number of Inventions: 1

Examination Not Requested Yet

(Total 5 pages)

54. Invention Title: Semiconductor Device

21. Application No. Sho 59-260141

22. Application Date: December 10, 1984

72. Inventor: Megumi [or Satoshi] Sakamaki, Toshiba Yokosuka Plant, 1-201-1 Funakoshi-cho, Yokosuka City

71. Applicant: Toshiba, Inc., No. 72 Horikawa-cho, Saiwai-ku, Kawasaki City

74. Representative: Takehiko Suzue, Patent Agent, and two others

#### **SPECIFICATION**

13%

## 1. TITLE OF INVENTION

Semiconductor Device

#### 2. CLAIMS

- bonding pad formed on its front on a flexible substrate and wire-connects a wire bonding pad formed on one face of the flexible substrate and said semiconductor element's wire bonding pad, wherein an aperture is provided in the flexible substrate penetrating from one face to the other face and facing said semiconductor element's wire bonding pad, said semiconductor element is mounted on said substrate's other face with said semiconductor element's wire bonding pad facing this aperture, and said wire passes through said aperture and connects both wire bonding pads.
- (2) A semiconductor device according to claim 1, wherein said mounted semiconductor element on said flexible substrate is surrounded by a coating material and mold sealed.

# 3. DETAILED DESCRIPTION OF THE INVENTION

#### Technical Field of the Invention

The present invention pertains to a semiconductor device that mounts a semiconductor element on a substrate, and pertains to improvements in its mounting structure.

# Technical Background of the Invention

Recently the smaller sizes and lighter weights of electronic devices has led to the frequent use of mixed integrated circuits (hybrid ICs). These mixed integrated circuits usually have a constitution wherein conductors or resistors or the like are formed on an insulated substrate, and semiconductor elements such as chip-type passive elements and active elements and the like that do not have lead wires are soldered to a conductor land on this substrate.

So-called flexible substrates that use a film such as a polyimide resin or the like as the aforesaid insulated substrate have a high degree of freedom in attachment to a device, so they are often used for small-sized electronic devices.

In the trend toward high-density mounting, using the semiconductor element as an example, packaging has changed from the dual inline type to the flat type, which is smaller and flatter, and in place of this there have been experiments with mounting a pair chip by direct wire bonding, which has contributed greatly to higher densities.

FIG. 4 and FIG. 5 show prior-art structures in which a pair chip is mounted on a flexible substrate and wire bonded. Item 40 is a flexible substrate consisting of polyimide resin, etc.; a conductor pattern 41 and a pad 42 for die bonding a semiconductor element (for example, IC pair chip 50) and a pad 43... for wire bonding are constituted on one of its faces in advance. A passivation film 52 is formed on the front of the aforesaid IC pair chip 50.

The IC pair chip 50 is glued (die bonded) to the aforesaid flexible substrate 40's pad 42 for die bonding, and a wire 53... is connected (bonded) between this IC pair chip 50's pad 51... for wire bonding and the aforesaid flexible substrate 40's pad 43... for wire

bonding. Subsequently the IC pair chip 50 and wire 53... are mold sealed by a coating material 54 such as an epoxy resin, etc.

Furthermore, FIG. 5 is a plan view showing the state before mold sealing, with the wire 53... omitted.

# Problems of Prior Art

The aforesaid sort of mounting structure mounts the IC pair chip 50 on one face of the flexible substrate 40, and has wire bonding on this one face, so it is known as a so-called face-up mounting structure.

Nevertheless, in this sort of mounting structure the IC pair chip 50 is mounted on one face of the flexible substrate 40 and it has wire bonding on this one face, so the height of the mold due to the epoxy resin 54 must be high, and it becomes large.

Therefore flexibility of the substrate is likely to be impaired by the mold resin 54, and the advantage of the flexible substrate cannot be sufficiently realized.

In order to prevent this, the mold height h should be reduced, but the shape of the wire 53... must be a loop so there are limits to reducing mold height h.

Furthermore, as can be seen in FIG. 5's plan view, the pad 42 for die bonding is disposed in the center and the pad 43... for wire bonding is disposed at the periphery, so the degree of freedom in leading out wire 53... is minimal. Moreover, if ultrasonic bonding is used for wire bonding, it has the property that bonding strength is reduced according to the direction of bonding, and because of this directionality there are restrictions on the disposition of pad 43... for wire bonding. With a rigid substrate this decrease in strength can be ignored, but in the case of a flexible substrate the current situation is a tendency to minimize the aforesaid mold resin part, so high wire bonding strength is preferred. That is, a pad disposition that affects bonding strength is not desired. Therefore a degree of freedom in pad disposition is preferred.

# Object of the Invention

The present invention takes note of the aforesaid matters, so its object is to provide a semiconductor device that has a high degree of freedom in the disposition of the pads for wire bonding, and reduces the height of mold resin and increases flexibility.

### Summary of the Invention

In order to achieve the aforesaid object, the present invention provides an aperture in the flexible substrate penetrating from one face to the other face and facing the semiconductor element's wire bonding pad, the aforesaid semiconductor element is mounted on the substrate's other face in a face-down state with the aforesaid semiconductor element's wire bonding pad facing this aperture, and the aforesaid wire passes through the aforesaid aperture and connects both wire bonding pads.

# **Embodiments of the Invention**

Below, the present invention shall be explained based on the embodiment shown in FIG. 1 and FIG. 2.

In the drawings, 1 is a film-like flexible substrate of polyimide resin, etc. A conductor pattern 2 and a wire bonding pad 3 are formed on the surface of the flexible substrate 1 by a method such as etching a copper film. Item 4 is an IC pair chip 4. A passivation film 5 is formed on the front of the IC pair chip 4.

A plurality of apertures 7, penetrating from front to back in the aforesaid flexible substrate 1, is formed to face the aforesaid IC pair chip 4's wire bonding pad 6....

The IC pair chip 4 is attached to the flexible substrate 1 with the front of the aforesaid IC pair chip 4 facing the back of the flexible substrate 1 and the IC pair chip 4's wire bonding pad 6... facing the aperture 7 and. Furthermore, attachment may be performed using a suitable adhesive. In this manner the IC pair chip 4 is die bonded to the back of the flexible substrate 1 in a face-down posture.

The aforesaid flexible substrate 1's wire bonding pad 3... and the IC pair chip 4's wire bonding pad 6... are connected by a wire 8.... The wire 8... penetrates the aforesaid aperture 7...; one end is wire bonded to the substrate-side wire bonding pad 3... located at the front of the flexible substrate 1, and the other end is wire bonded to the wire bonding pad 6... of the IC pair chip 4 facing the aforesaid aperture 8... [sic].

Then the front side of the flexible substrate 1 and the back side of the IC pair chip 4 are respectively sealed by coating materials 9 and 10, which are epoxy resin, etc.

The embodiment semiconductor element thus constituted positions the flexible substrate 1's wire bonding pad 3... and the IC pair chip 4's wire bonding pad 6... near one another, and the wire 8... can have a length that is the depth of the aperture 7..., so the wire length can be shortened. Also, the IC pair chip 4's wire bonding pad 6 is surrounded by the aperture 7..., so when resin is molded or when the flexible substrate 1 is bent and deformed, the wire 8... does not experience excessive stress, and wire breaks and separation of the wire bonding area are unlikely to occur.

Also, as shown in FIG. 2, the flexible substrate 1's conductor pattern 2 is disposed on the face that is at the opposite side from the face where the IC pair chip 4 is attached. That is, in prior art the face where the IC pair chip 4 is attached and the conductor pattern 2 are on the same side, so the conductor pattern 2 must be positioned to avoid the IC pair chip 4 attachment face, and there are restrictions on the disposition of the conductor pattern 2. On the other hand, in the aforesaid embodiment the conductor pattern 2 can be provided on the face opposite where the IC pair chip 4 is mounted, so the degree of freedom in disposing the conductor pattern 2 increases. If the degree of freedom in leading out the conductor pattern 2 increases in this manner, it becomes possible to design the pattern at a location that avoids the effect of bonding strength direction dependency that accompanies wire bonding when thermosonic or ultrasonic bonding is used, and bonding strength increases, so defects such as separation, etc. can be prevented.

Furthermore, most of the wire 8... is positioned inside the aperture 7..., so little of it projects from the front of the substrate 1, and the height of the loop projecting from the front of the substrate 1 is also reduced. Therefore the height h of the resin mold 9 coating the front side of the substrate 1 can be reduced, and the resin mold 9 becomes thin, so there is less impairment of the flexibility of the substrate 1.

FIG. 3 shows another embodiment of the present invention, applied to a multi-layer film-like substrate. This case additionally increases the degree of freedom in leading out the conductor pattern 2 formed in each film-like substrate 20....

Also, the aforesaid embodiments showed examples in which IC pair chips, etc. were mold sealed using a coating material, but mold sealing does not always have to be done using this coating material.

### Effect of the Invention

The present invention, as described above, mounts a semiconductor element in a face-down state on the other face of a substrate with the semiconductor element's wire bonding pads facing apertures formed in the aforesaid flexible substrate, and passes wires through the aforesaid apertures to connect wire bonding pads on the flexible substrate side and the semiconductor element's wire bonding pads, so the wire length can be shortened and it can be disposed inside the aforesaid apertures, which reduces stress on the wire and prevents wire breaks. In addition, the wire bonding pads provided on one face of the flexible substrate can be disposed on the face opposite where the semiconductor element is mounted, and the degree of freedom in disposition becomes great. Moreover, the wire does not project much from one face of the flexible substrate, and the height of the mold resin can be reduced, which improves flexibility of the flexible substrate and confers other advantages as well.


# 4. BRIEF DESCRIPTION OF THE DRAWINGS


FIG. 1 and FIG. 2 show one embodiment of the present invention. FIG. 1 is a sectional view and FIG. 2 is a plan view showing the front side. FIG. 3 is a sectional view showing another embodiment of the present invention. FIG. 4 and FIG. 5 show prior-art structures. FIG. 4 is a sectional view and FIG. 5 is a plan view showing the front side.

- 1 Substrate
- 2 Conductor pattern
- 3 Wire bonding pad
- 4 IC pair chip (semiconductor element)
- 6 Wire bonding pad
- 7 Aperture
- 8 Aperture [sic]
- 9,10 Coating material (resin mold)

Representative: Takehiko Suzue, Patent Agent

FIG. 1








FIG 4





FIG. 5



### ⑩日本国特許庁(JP)

① 特許出願公開

# @公開特許公報(A)

昭61 - 137335

@Int\_Cl.4

識別記号

庁内整理番号

④公開 昭和61年(1986)6月25日

H 01 L 21/60

6732-5F

審査請求 未請求 発明の数 1 (全5頁)

半導体装置 の発明の名称

> 顧 昭59-260141 印特

夏 昭59(1984)12月10日 ❷出

砂発 明 者

植須賀市船越町1丁目201番地1 株式会社東芝横須賀工 惠

場内

株式会社東芝 の出

川崎市幸区堀川町72番地

外2名 弁理士 鈴江 20Ht

1、発明の名称

·半導体發置

#### 2. 特許請求の範囲

形成した半導体素子をフレギシブル基板に実装し、 フレキシブル基板の一側面に形成したワイヤーボ ンディング用パッドと上記半導体素子のワイヤー ポンディング用パッドとをワイヤーにより接続す る半導体装置において、上記半導体素子のワイヤ ーポンディング用パッドに対向してフレキシブル 基板に一側面から他側面に貫通する関口部を設け この別口部に上記半導体素子のワイヤーポンディ ング用パッドを臨ませて該半導体素子を上記基板 の他側面に抜着し、上記ワイヤーを上記開口部を 弾通して両ワイヤーポンディング用パッドの間に 接続したことを特徴とする半導体装収。

上記フレキシブル基板に、上記装着され た半導体素子を包囲してコーティング材にてモー ルド封止してなることを特徴とする特許請求の範 恩第1項記収の半導体装置

3.発明の詳細な説明

(発明の技術分野)

本発明は半導体素子を基板に実装した半導体装 置に保り、その実装構造の改良に関する。

(発明の技術的背景)

近時、電子概器の小形、軽量化に伴い、提成業 積回路 (ハイブリッド IC) が多く使用されるよ うになってきた。この混成集積回路は、一般に、 絶録基板に導体や抵抗等を形成し、この基板の上 記事体ランドに、リード箱のないチップタイプの 受動業子や能動素子等の半導体素子を半田付けし て構成されている。

上記絶縁基板としてポリイミド樹脂などのフィ ルムを用いた、いわゆるフレキシブル基板は、機 器に対する取付けの自由度が高いため、小形の電 子根器に多用されている。

8 密 度 実 装 の 順 向 と し て は 、 半 導 体 素 子 を 例 に とるど、パッケージングが デュアルインライン型 からフラットタイプへと小形、薄形に代わってき ているが、さらにこれに代わってペアチップを直接ワイヤーボンディングによって実装することが 試みられ、高密度化に大きく寄与している。

第4回および第5回に従来の、フレキシブル基板にベアチップをマウントし、ワイヤーボンディングした構造を示す。40はボリイミド樹脂面でよりなるフレキシブル基板であり、その一側面にペアが、3447を保護して、アチップ50は、その表面にパッシベイション鎖52を形成してある。

上記フレキシブル基板 40のダイボンディング用 パッド 42に 【 C ペアチップ 50を接着(ダイボンディング)し、この【 C ペアチップ 50のワイヤーボンディング用 パッド 51… と上記フレキシブル基板 40のワイヤーボンディング用 パッド 43… の間にワイヤー 53… を接続(ボンディング)する。この様、【 C ペアチップ 50およびワイヤー 53… をエボキシ 樹脂などのコーティング 材 54によりモールド封止

#### するのには経界がある。

また、第5回の平面図より料るように、中央に ダイポンディング用パッド 42が 配置されるととも に、周囲にワイヤーボンディング用パッド 43… が 配置されるため、ワイヤー53…の引き回しの自由 度が少ない。しかも、ワイヤーポンディングに、 **鉛音波ポンディングを採用した場合には、そのポ** ンディングの方向によってボンディング独皮が低 下するという性質があり、この方向性のためワイ ヤーボンディング用パッド 43 … の配置が割約を受 ける。リジッド基板ではこの強度低下は無視でき るが、フレキシブル基板の場合、上記モールド街 監部を小さくしたい方向にある現状下では、ワイ ヤーやボンディング強度は大きい方が望ましい。 すなわち、ボンディング強度に影響を及ぼすよう なパッドの配置は好ましくない。したがってパッ ドの配置に自由度が望まれる。

#### (発明の目的)

本発明は上記の事情に着目してなされたもので、 その目的とするのは、ワイヤーボンディング用パ する.

なお、第5図はモールド封止前の状態を示す平 面図であり、ワイヤー53…を省略してある。

#### (背景技術の問題点)

上記のような実装構造は、フレキシブル基板40の一個面にICペアチップ 50がマウントされ、かっこの一側面側でワイヤーボンディングされているので、いわゆるフェイスアップ実装構造と称されている。

しかしながら、このような構造によると、フレキシアル基板 40の一側面にICペアチップ 50がマウントされ、かつこの一側面側でワイヤーボンディングされているので、エポキシ側型 54によるモールド高さ h が必然的に高くなり、かつ大形化する。このため基板の可携性がモールド側置 54によって租害され易くなり、フレキシブル基板の利点が充分に生かしきれない。

これを防止するためには、モールド書されを小 さくすればよいが、ワイヤー53…の形状をループ 形にする限りにおいてはモールド書されを小さく

ッドの配置の自由度が高くなるとともに、モール ド樹型の高さを小さくできて可換性を向上させる ことができる半導体装置を提供しようとするもの である。

#### (発明の展展)

#### (発明の実施例) .

以下本発明を、第1図および第2図に示す一実施例にもとづき説明する。

図において1 はポリイミド樹脂などのフィルム 状フレキシブル基板であり、このフレキシブル基板1 の表面には、導体パターン2 … およびワイヤ ーポンディング用 パッド 3 … が 網 笛のエッチング などの方 法により 形成されている。また、 4 は I C ペアチップ 4 で あり、この I C ペアチップ 4 の 表面には パッシペイション 膜 5 が 形成されている。

上記フレキシブル基板1 には、上記1 Cペアチップ 4 のワイヤーボンディング用パッド 6 … に対向して表面から裏面に貫通する複数個の開口部 7 が形成されている。

このようなフレキシアル基板1の裏面に、上記 I C ベアチップ 4 の表面を対向させ、I C ベアチップ 4 の表面を対向させ、I C ベアチップ 4 を同口が7 に駆ませて I C ベアチップ 4 をフレキシアル基板1 に取付ける。なお、この取付けは、適宜の接着剤により行なえばよい。これにより I C ベアチップ 4 はフレキシブル基板1 の裏面にフェイスダウンの姿勢でダイボンディングされる。

上記フレキシブル基板1 のワイヤーボンディング用バッド3 … と、【Cペアチップ4 のワイヤーボンディング用バッド6 …の間は、ワイヤー8 …

レキシアル 首 板 1 の 換み 変形 時 に ワ イヤー 8 … に 無 理 な 応 力 が 発 生 せ ず 、 ワ イ ヤ ー の 断 線 や ワ イ ヤ ー ボ ン ディ ン グ 部 分 の 剥 解 を 生 じ 難 い 。

また、第2回に示すように、フレキシブル基板 1 の遺体パターン2 …は「Cペアチップ4 の取付 け面とは反対側の面に配置される。つまり従来で は、「Cペアチップ4の取付け面と、導体パター ン2 … が同一面倒にあったため、導体パターン2 は1Cペアチップ 4 の取付け面を避けた位置に設 けなければならず、事体パターン2 の配置に割約 があった。これに対し、上記実施例では導体パタ -ン2 ···をICペアチップ4 実装部の反対面にも 設けることができるので、単体パターン2 …の配 置の自由皮が増す。このように、導体パターン? …の引き回しの自由度が増すと、サーモソニック あるいは超音波ボンディング法を採用した場合に ワイヤーポンディングに伴うポンディング強度の 方向依存性の影響を回避する位置にパターン設計 を行うことが可能となり、ポンディング強度が向 上するので、刺籃等の不具合も防止できる。

により接続されている。ワイヤー8 … は上配関口 部7 … を挿通され、その一端はフレキシブル基板 1 の表面に位置する基板側ワイヤーボンディング 用パッド3 … にワイヤーボンディングされている とともに、色端は上配関口部8 … に臨んでいる I C ペアチップ4 のワイヤーボンディング用パッ ド6 … にワイヤーボンディン

そして、フレキシブル基板1 の表面倒および ICペアチップ4 の裏面倒はそれぞれエポキシ側 能などのコーティング材9 、10により封止されている。

このようにして構成された実施例の半導体を整理して構成された実施例の半導体を変化して構成された実施例の半導体を変化して、1 Cペアチップ 4 のワイヤー 8 … は関ロを記 7 … のをでよいので、ワイヤー 長さをプ 4 のワム 5 ので、アチップ 4 のワム 5 ので、ガーンディング用バッド 6 が同口を 7 4 のでより 5 4 ので、横筋モールドを 7 5 4 ので、 4 を 5 ので、 4 を 5 も 5 4 ので、 4 を 5 も 5 4 ので、 4 を 5 も 5 4 ので、

さらに、ワイヤー8 …の大部分が関口部7 …の内部に位置するので、基板1 の表面から突出する あかりなく、基板1 の表面から突出するルーティングされる側盤モールド9 の高さりも低1 であみ、側面モールド9 が確形となるから基板1 のフレキシピリティを扱うことが軽減される。

第3図は本発明の他の実施例を示し、多層フィルム状基板への応用を示す。この場合には各フィルム状基板20…に形成される導体パターン2 …の引き回しの自由度がさらに増す。

また、上記各実施例においては、コーティング 材によりICペアチップなどをモールド封止した 例を示したが、このコーティング材によるモール ド封止は必ずしも必要としない。

#### (発明の効果)


以上以明したように本発明によると、フレキシ プル基板に形成した関口部に、半導体素子のワイヤーボンディング用パッドを 臨ませて 該半導体素 子を上記基板の他側面にフェイスダウンの状態に

### 特開昭61-137335 (4)

### 4. 図面の簡単な説明

第1図および第2図は本発明の一実施例を示し 第1図は新面図、第2図は表面側を示す平面図、 第3図は本発明の他の実施例を示す断面図、第4 図および第5図は従来の報道を示し、第9図は新 面図、第9図は表面側を示す平面図である。

98.1 50



1 … 基板、2 … 導体パターン、3 … ワイヤーボンディング用パッド、4 … I C ペアチップ (半導体素子)、5 … ワイヤーボンディング用パッド、7 … 関口部、8 … 関口部、9 、10… コーティング材(樹脂モールド)。

出願人代理人 弁理士 鈴江武彦

第3四

